PAT-NO:

JP404097564A

DOCUMENT-IDENTIFIER: JP 04097564 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

March 30, 1992

INVENTOR-INFORMATION: NAME YANO, KAZUO SHIMOHIGASHI, KATSUHIRO SEKI, KOICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP02214267

APPL-DATE: August 15, 1990

INT-CL (IPC): H01L027/10, H01L027/00, H01L029/784, H01L029/788, H01L029/792

US-CL-CURRENT: 257/25, 438/129, 438/FOR.410

ABSTRACT:

PURPOSE: To permit high-speed information processing by extremely small electric consumption by locking a conductive carrier in the activating area in a barrier area and generating electric dipole by the localization of the conductive carrier.

CONSTITUTION: The barrier area 7 of a high-resistance semiconductor, etc., inclxades plural activating areas 6 and a conductive carrier 4 is locked in the activating areas 6. The activating areas 6 contain an impurity atom 5, and since the activating areas which generate electric dipole by the localization of the conductive carrier are separated by the barrier area, the conductive carrier does not move between the activating areas and high-speed operation is attained. Since the conductive carrier generated by the impurity atom is locked in the activating area, the conductive carrier does not flow out from the activating area and information is maintained and stored. The electric dipole is generated by the localization of the conductive carrier in the activating area, the information is expressed and stored by the direction and the size of the electric dipole and the content is controlled by an external electric field. The content of the information is successively transmitted to the adjacent electric dipole using the interaction caused by the electric field between the adjacent electric dipoles and the information is transmitted.

COPYRIGHT: (C)1992,JPO&Japio

10/8/04, EAST Version: 2.0.0.29

⑩日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-97564

Solution 1. Sol

識別記号

庁内整理番号

④公開 平成4年(1992)3月30日

H 01 L 27/10 27/00 29/784 29/783 4 5 1 8624-4M 7514-4M

> 7514-4M1 H 01 L 29/78 8422-4M

3 7 1 3 0 1

···· 審査請求 未請求 請求項の数

請求項の数 10 (全24頁)

60発明の名称 半導体装置

②特 願 平2-214267

❷出 願 平2(1990)8月15日

@発明者 矢野

和男

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発明者 下東

勝博

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発明者 関

浩·

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

1997代 理 人 1997年 小川 1時男

外1名

明 和 書

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
 - 1. 高抵抗半導体、絶縁体あるいは半絶縁体からなる障壁領域を有し、

該障壁領域の中に複数の活性領域を含み、

該活性領域はその内部に伝導キャリアを閉じ 込めることができ、

各々の上記括性領域がドナー、あるいはアク セプタとして働く不頼物原子を含み、

上記複数の活性領域の1つの内部における上記伝導キャリアの局在により電気双極子を発生せしめることを特徴とする半導体装置。

2. 上記複数の活性領域間に働く上記電気双極子の相互作用によって、該活性領域の1つの内部における上記伝導キャリアの局在を変化させることにより、上記活性領域に生じた電気双極子の方向もしくは大きさを変化せしめ、該変化を瞬接する電気双極子方向もしくは大きさの変化

として伝播させ、これにより情報が伝達されてなることを特徴とする特許請求の範囲第1項記載の半導体装置。

- 3. 上記括性領域は、その中に、第1及び第2の 低ポテンシャルエネルギ領域を有することを特 徴とする特許請求の範囲第1項記載の半導体装 置。
- 4. 上記活性領域は、その中に、第1及び第2の 低ポテンシャルエネルギ領域を有し、

上記伝導キャリアが第1の低ポテンシャルエネルギ領域に存在するか、第2の低ポテンシャルエネルギ領域に存在するかによって上記電気 双極子が形成されてなり、

複数の上記活性領域における電気双極子に対応させて情報を保持することを特徴とする特許 語求の範囲第1項記載の半導体装置。

5. 上記障壁領域と上記複数の活性領域を含む膜 を具備してなり、

該膜の方線方向と実質的に平行に電界を印加 し、該電界と実質的に同一方向もしくは実質的 に反対方向の電気双極子からなる微小領域を上 記牒の内部に分布せしめ、

情報を保持することを特徴とすることを特徴とするられば求の範囲第1項記載の半導体装置。 6. 上記印加電界と実質的に同一方向もしくは実 質的に反対方向の上記電気双極子からなる上記 微小領域をディジタル信号の"1"あるいは" 0"と対応させることを特徴とする特許諸求の 範囲第5項記載の半導体装置。

- 7. 上記膜の面の方向と実質的に平行に電界を印加し、該電界の方向を回転せしめることによって、上記複数の活性領域の間で電気双極子を転送することを特徴とする特許請求の範囲第5項記載の半導体装置。
- 8. 上記活性領域の1対を互いに隣接して配置することにより、等価的にフリップフロップを築 似することを特徴とする特許請求の範囲第1項 記載の半導体装置。

データ線を接続もしくは接近させて情報記憶装置を構成することを特徴とする特許請求の範囲第1項記載の半導体装置。

- 10.上記半導体装置の動作温度の上限値が所定の値に設定され、該上限値における上記電気双極子の極在による誘電率が少なくとも所定の値を有する如く、上記複数の電気双極子の間の距離が少なくとも設定されてなることを特徴とする特許請求の範囲第1項記載の半導体装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は半導体装置に係り、とくに量子閉じ込め構造を用いて情報の表現、伝達、記憶もしくは 処理を行なう半導体装置に関する。

【従来の技術】

最近の微細加工技術の進歩にともない、サブミクロンあるいはナノメータレベルの微細加工が可能になり、電子のドブロイ波長と同程度あるいはそれ以下の微細な構造を作製できるようになってきた。これと共に、従来のトランジスタ回路に替

わる新しいデバイスあるいは情報処理の方法が探り 寒されるようになってきた。そのような提案の一 つとして、例えば、第1の公知例として米国特許 做626802号公報(対応日本出顧:特開昭 61-82473号公報)に記された"量子結合 装置"がある。また類似の素子に関しては、マー ク・エー・リード, シンポジウム・オン・ 1986・ヴィエルエスアイ・テクノロジ, 第1 百ないし第4頁、 (Mark.A. Reed, Symposium on 1986 VLSI Technology, pp.1-4) 及び、ディ ー・ケー・フェリー,フィジクス・アンド・テク ノロジ・オブ・サブミクロン・ストラクチャーズ, スプリンガー・フェアラーク,1988年,第 232頁ないし第236頁、 (D.K.Ferry, Physics and Technology of Submicron Structures, Springer-Verlag, 1988, pp.232.

この中で、上記第1の公知例による"量子結合 装置"は、第16図に示すようにアレー状に"量 子ドット" (3次元空間のすべての方向で電子の

-236) 等において論じられている。

ドプロイ波長あるいはそれ以下の寸法をもつ、低ポテンシャル領域)を配列し、量子ドット間を電子がトンネル効果によって渡り歩き、これにより情報処理を行なうものである。これの具体的構成としては、例えば量子ドットをGaAsで構成し、これをGaAlAsでその周りを満たせば良い。【発明が解決しようとする課題】

従来のトランジスタを用いた集積回路においては、トランジスタが動作する毎に、トランジスタ内部および配線に付随した浮遊容量の充電、放電を行うため、大きな電力消費が必要であった。今後、微細加工の進歩と共に消費電力の制限により集積度が限界に達すると考えられる。

また、従来のトランジスタを用いた回路では、 多数のトランジスタを相互に金属の配線で接続す るため、集積度の増加とともに配線に要する面積、 配線の抵抗などが増加し、これも集積回路の性能 を制限する大きな要因になっている。

また、微細化とともに集積回路中の素子も急激 に複雑になってきている。例えば、ダイナミック RAMの記憶セルは従来は平面に形成した単純な 構造の容量を用いていたが、サブミクロンの領域 では大きな静電容量を確保するため、溝型容量セ ルなどの極めて複雑な形状が必要になってきてい る。この傾向は今後もさらに続き、集積回路の製 造コストを増加する原因になると考えられる。

さらに、従来のトランジスタを用いた集積回路は動作速度にも限界がある。従来のトランジスタでは、伝導キャリアが実際にソースからドレインクタではエミッタから無差となり、この電流の有無に、スイッチング動作に伝導キャリアが移動である。シースからドレインまで実際に伝導キャリアが移動である。シースからに走行時間)が必要である。シースをは良く知られていまままりに飽和速度(1×10°cm/s程度)が上限となる。従って、上記走行時間も制限されてしまった。

上記第1の公知例の量子結合装置も、伝導キャ

本発明の他の目的は、大容量記憶に適した記憶媒体である半導体装置を提供することである。

【課題を解決するための手段】

上記目的を達成するため、高抵抗半導体、絶縁 体あるいは半絶縁体からなる障壁領域 (7) を有

該障壁領域 (7) の中に複数の活性領域 (6) を含み

該活性領域 (6) はその内部に伝導キャリア (4) を閉じ込めることができ、

各々の上記括性領域(6)がドナー、あるいは アクセプタとして働く不純物原子(5)を含み、

上記複数の活性領域の1つの内部における上記 伝導キャリアの局在により電気双極子を発生せし めることを特徴とする半導体装置を構成するもの である。

【作用】

活性領域間が高抵抗半導体、絶縁体あるいは半絶 縁体による障壁領域で隔てられていることにより、 伝導キャリアが活性領域の間を移動することがな リアである電子が量子ドット間を実際に走行する ことが動作の基本となっている点では、従来のト ランジスタとなんら変わりはなく、トランジスタ と同様の速度の制限を受ける。

また、上記量子結合装置では量子ドット中に1個の電子が有るか無いかによってディジタル信号を表現している。ダイナミックRAMの記憶セルにおいて、(リフレッシュ動作無しでは)情報が失われてしまうように、この量子結合装置では情報が失われてしまうことは明らかである。これは半導体中では、電子は再結合により消滅したり、あるいは熱励起によって生成したりするためである。

以上により本発明の目的は極めて低消費電力で 高速に情報処理を行なうための、情報の表現、伝 達、記憶、もしくは処理を行なう半導体装置を提 供することにある。

本発明の他の目的は高い誘電率(屈折率)を有 し、かつ高速に応答できる新しい半導体装置を提 供することにある。

い。このため伝導キャリアの走行に要する時間に よって装置の動作速度が制限されることがなく、 高速の動作が達成できる。

また、上記活性領域の内部にドナーあるいはアクセプタとして働く不純物原子により発生した伝導キャリアが閉じ込められることにより、該伝導キャリアが該活性領域から流出して失われることがない。これによって情報の保持、記憶を行なうことができ

また、上記活性領域の内部における上記伝達キャリアの局在によって電気双極子を発生せしめることにより、該電気双極子の方向や大きさにより、情報を表現、記憶することができる。またその内容を、外部から電界を与えることで制御することができる。また隣接する電気双極子間に動く電界による相互作用を用いて情報の内容を頑大関接する電気双極子へ伝達させ、これにより情報の伝達を行なうことができる。

以下本発明の手段による各種の作用について、

詳細に説明する。

従来のトランジスタ回路では、トランジスタは ズイッチとして機能し、トランジスタがオン状態 となるかオフ状態となるかをディジタル信号と対 応させている。この時、信号は金属配線中の電位 としてあらわれる。

報処理エレメント間の問期を取るのは困難であり、 高速動作の障害となっている。本発明では、電界 により電気双値子を遠隔操作することにより、ク ロックの分配は光の伝播速度で行われるので、ク ロックスキューは極めて小さい。

また、電気双極子は、その周りに極めて異方性 の強い電界分布を作るので、隣接する電気双極子 間の情報の伝達は、やはり金属の配線を用いない で行うことができる。

また、有限の電気双極子を有する素子としては、伝導キャリアを有限領域に閉じ込めることが必要である。このためには、電子親和力の異なる半導体を用いて、いわゆる量子閉じ込め構造を形成し、その中にドナーあるいはアクセプタとなる不純物を添加すればよい。従って、本発明の原理に基づく半導体装置は、従来のトランジスタに比べ極めて単純な構造を有する。

さらに、量子閉じ込め構造として、電子に対するポテンシャルの低い領域が2領域ある構造(2 電極小ポテンシャル構造)を用いると、伝導キャ

リアは第1の低ポテンシャルエネルギ領域に存在 するか、第2の低ポテンシャルエネルギ領域に存 在するかによって2種類の電気双種子能率ベクト ルと対応付けすることができるのでディジタル信 号処理、ディジタル信号記憶と適合する。

また量子閉じ込め構造は、ナノメータレベルの 寸法に小さくできるので、これを用いた信号処理 チップ、記憶チップは極めて高集積にできる。

強勝電体を構成することができる。従来の強誘電体はイオン分種の回転を利用するため広答速度が不十分であり、キャパシタを形成したを場合高かで誘電率が低下する問題があった。したの単導体装置による移動を分極に用いている。このため格段に超高速、超高周波用途のキャパシタが形成できる。

 よる表面電荷があらわれ、この表面電荷の作る電 界 (反分極場) は分極を小さくする向きである。 反対向きの分極を持つ領域ができることで表面電 界が小さくなり、全体のエネルギは小さくなる。

この反転分極領域は、大きさが一定で安定して存在するので、一種の粒子(あるいは擬粒子)としてふるまう。この反転分極領域は一様な垂直電界のもとでは静止しているが、場所によって垂直電界が変化すると移動する性質がある。従って、この反転分極領域の面内分布を情報に対応させれば、情報を記録することができる

この記憶方式では、記憶密度が極めて大きい、 記憶保持に電力消費は不要であり、従って不揮発 である。

この反転分極領域をディジタル信号の1/0と 対応させれば、ディジタルの信号処理にも用いる ことができる。これは、従来の半導体素子におい て伝導キャリアという自然界にある粒子を用いて いるのに替えて、人工的な擬粒子である反転分極 領域を情報の坦体として用いることを意味する。

【実施例】

以下本発明の第1の実施例を説明する。第1 図 (a) (b) (c) には本発明の第1の実施例による量子閉じ込め構造を用いた半導体装置を示す。

不均一な垂直電界を印加すれば反転分極領域は移 動するが、従来の半導体デバイスとは次に述べる 意味で本質的な相違がある。まず、この反転分極 領域の移動においては、電子は各量子閉じ込め領 域の中で極めて短い距離を移動するだけである。 しかも電子が移動する方向は膜に垂直な方向であ り、反転分種領域の移動方向とは垂直の方向であ る。従来の半導体装置では情報と同時に電子が半 導体中を実際に移動する必要があったが、本発明 では情報の伝達はこのような電子の移動を伴わな い。実際には、電気双極子が作り出す電界が半導 体を光の伝播速度で伝わることになる。従って、 超高速に情報処理が行なわれる。また、従来の半 導体デバイスでは、電子が電界により加速さ**れ** (すなわちエネルギを得て)、障害物 (結晶格子 や不頼物)に衝突しながら走行するので、エネル ギが熱に変わってしまう。すなわち消費電力が大 きく、チップ発熱も大きい。これに対して本発明 は、実際に電子が移動するわけではないので、こ

導電子は第一あるいは第二の量子井戸いずれかに存在する。 薄い 厳壁膜のエネルギー 障壁の高さ及び膜厚は、量子井戸1から3あるいは熱励起により電子が遷移できるように設定する。 ここで活性領域間の距離(双極子格子定数)を a とし、第一および第二量子井戸の幅を d とし、量子井戸間の障壁膜の厚さを t とし、この障壁膜の高さを b h とする。

のようなエネルギーの消費が極めて小さい。

障壁領域と量子井戸に用いる材料の組み合わせとしてはGaAlAsとGaAs, AlAsとGaAs, AlAsとGaAs, AlAsとGaAs, AlAsとGaAs, AlAsとGaAs, AlAsとGaAs, AlAsとGaAs, SiとSiGe, SiO2とSi, SiGeとGeなどの組み合わせが考えられる。一般には薄い障壁膜2と障壁領域7とは違う材料を用いても良いが、同じ材料を用いることもできる。具体的な一例を示すと、障壁領域としてはGaAlAs (Alの比率は例えば20%)、第一及び第二量子井戸1、3は一辺10nmのGaAsからなる立方体、薄い

障壁膜としては2 n m 厚のG a A l A s (A l の比率は例えば15%) に一個のドナーS i が添加されたものを用いる。

上記構成は、ドナーの代わりにアクセプタを 用いても実現できる。この場合電子の代わりに 正孔が活性領域中を運動する。この例としては、 障壁領域としてはSi、第一及び第二量子井戸 1、3は一辺5nmのSiGe(Geの比率は 例えば15%)からなる立方体、薄い障壁膜と しては1nm厚のSiに一個のアクセプタBが 添加されたものがある。

さらに同図(c)は格子構造を示す図である。 図に示すように、活性領域6を障壁領域7の中 に格子上に配列する。

次に、この装置の動作を説明する。第1図 (a)に示す各々の活性領域ではドナーから発生した伝導電子4が量子井戸1あるいは3のいずれかに存在する。電子が量子井戸1にあるかるいたよって、この活性領域は有限の電気双極子能率ベクトルすなわち電気双極子の強

この装置が表現できる情報量はnビット以下となる。

この格子構造を電極にはさんで、外部電界を印加すれば、活性領域の電気双極子能率ベクトルをほぼ同時に変化させることができる。各活性領域では、外部電界と他の活性領域が作る電界の総和からなる電界を受け、電界変化に応じて電気双極子能率ベクトルが変化する。各の周りに極めて関域は第2図に示すように、その周りに極めて異方性の強い電界分布を作る。ベクトルを観れた点における双種子の作る電界ベクトルE(r)は次式で表される。

$$E(r) = [3(p \cdot r) r - r^2 p]$$

$$/(4 \pi \epsilon r^2) \cdots (2)$$

電界已は、第2図に示すように、電気双極子の ベクトル方向の直線上では、電気双極子と同じ 方向であるが、電気双極子に垂直方向の直線上 では電気双極子と反対向きである。電気双極子 には、電気双極子を電界方向に向けようとする さと方向を与えるベクトルを有する。 電気双極 子能率ベクトルpは、次式で表わされる。

$$\mathbf{p} = \mathbf{q} \cdot \mathbf{d} \qquad \cdots \cdots \cdots (1)$$

q は電子の電荷量、ベクトル d は電子の平均位 置とドナーとの距離ベクトルである。 従って、 第1図 (a) の構造では、上向きか下向きの電 気双極子能率ベクトルを有する。

力が動くので、これを利用して、ある向の電気双極子能率を増加したり、逆に抑制したりすることができる。これは、活性領域間の情報の伝達を双極子相互作用で行ることに領域であることがであるで、担連を制御して情報処理装置の扱えることができる。この情報処理装置の扱うには発って、といいて、超高速に情報は伝達する。

また、本実施例のように活性領域においてポテンシャルエネルギが極小となる領域域が(全重・井戸1及び2の)2ヵ所ある場合にはするといれて、全国・大きく変化で電気双極子をよって、というできる。これを以下に説明する。電子分極率は次式で定義される。

$$p = \alpha E$$
 (3)

ここで p は電気双極子能率ベクトル, E は活性 領域における電界ベクトルである。原子の電子 分極率と同様に、活性領域の電子分極率は量子 力学の摂動論を用いて次式で近似的に表わされ る。

$$\alpha = 2 \mid < 1 \mid q d \mid 2 > \mid^{2} / (E_{2} - E_{1})$$
...............(4)

もとの活性領域に大きな電界を作る。従って、 もとの活性領域も大きな電気双極子能率ベクト ルを持つようになる。このようなポジティブフ ィードバックが醇から隣へと働くと、近い場所 にある活性領域は互いに同じ方向の電気双極子 能率ベクトルを持つようになる。このような活 性領域の集団を以下では"分域"と呼ぶことに する。活性領域の電気双種子能率ベクトルをス ピン磁気双極子能率ベクトルに置き換えれば、 本実施例はちょうど強磁性体と良く似ている。 磁性体の分野ではスピンの揃った領域は分域と 呼ばれており、本発明でもこの呼び名をもちい る。本実施例の分域は、活性領域が互いにフィ ードバックを及ぼしあうため、極めて安定であ り、電界を印加しなくとも、電気双極子能率べ クトルの向きを保持する。これは、誘電体物理 の用語を用いると、自発分極を持つと表現でき

3 次元の立方格子を持つ物質に自発分極が生 じる条件としては下記のものが知られている。 すなわち電界が O でも有限の電気双極子能率ベクトルを持つ、あるいは永久双極子を持つようになる。いずれにしても 2 重傷小ポテンシャル障の活性領域では、 薄い障壁膜のポテンシャル障め の高さによって電子分極率 a の大きさん 大きな電子分極率を 大つついない を実現できる。 大きな電子分極率を 佐領域はその定義から明らかなように、 個別に対しても大きな電気双極子能率ベクトルを持つ。

薄い障壁膜の障壁高さを調節して大きな電子 分極率を有する活性領域を実現し、これを第1 図のように格子状に並べると、近傍の活性領域 の電気双極子能率ベクトルが同方向に揃った状 態が実現できる。これを、第3 図に示す。これ は、以下のような理由による。あるトルが生じた は、以底値かな電気双極子能率ベクトルが生じた と、これは隣の活性領域の場所に小な 電界を作る。電子分極率が大きいため、この活 性領域は大きな電気双極子能率ベクトルを持ち、

これは、C. Kittel著、"
Introduction to
solid state physics,"
第5版(John Wiley &
Sons, Inc)、417-418頁によれば、

とあらわされる。ここで、Nは双極子の密度であり、本発明では活性領域の密度に対応する。 上記したように、αは薄い障壁膜のポテンシャルの高さを高くすれば極めて高くできるので、 この条件を満たすのは容易である。従って、自 発分極の実現性は明らかである。

薄い障壁領域の障壁高さ、あるいは厚みを増加させることにより、分極した状態の安定性が向上するので、高温まで自発分極が維持できるようになる。

3 次元の立方格子以外の場合、例えば、正方格子あるいは 2 次元の格子の場合には、上記条

件式の右辺の3/4 x が変化するものの、同様の条件式が成り立つ。

この自発分極の向きは、外部から印加する電 界によって反転させることができる。分極(単 位体積当たりの電気双極子能率)と外部電界の 関係は、第4図に示すように、ヒステリシスを 持つ関係になる。このヒステリシスを用いて情 報の記憶を行うことができる。

これまでも自発分極を持つ物費として、

BaTiO。などの一群の強誘電体物質が知られている。これら自然の強誘電体の電気双極大能率ベクトルは、主に結晶を構成するイオンが変位することにより自発分極が発生していた気のでは、電子が移動することにより電気大を見いが生じる点でこれらとは大軽な相違がある。電子はイオンよりも違かに発明は、自然の強誘電体に比べ、電界に対する応答速度ははるかに高速である。

本実施例の構造を電極間にはさみ込めば、高 誘電率でかつ超高速応答可能なキャパシタが形

このように自発分極及び分域構造を有する本 実施例では、外部電界の印加により分域の発生、 消去及び境界位置の移動が可能である。

また、電気双極子の向きや大きさを変えるの には、トランジスタのように電流を流す必要が ないので、本発明は本質的に超低消費電力の動 作に向いている。 成できる。 Ba Ti O, などの強誘電体は、本質的に誘電率が高いが、イオンの変位によって高い誘電率を実現しているために、 応答速度が低速であった。 本発明では電子の変位によって高い誘電率を実現しているため、 応答速度は通常の強誘電体よりも 3 桁以上高速である。

量子井戸の幅を大きく設計すると、電子の移動できる範囲が広がるので、誘電率は大きくなる。また、量子閉じ込め構造の密度を増加させる(格子間隔を短くする)ことによって、量子閉じ込め構造間の双種子相互作用が強まるので、やはり誘電率は高くなる。

これまで半導体超格子構造は盛んに研究され できたが、異種の半導体を組み合わせて、移動度、パンドギャップ等の物性定数が異なる半半 なを実現するに留まっていた。これに対して、本発明は、半導体を組み合わせて、強誘電気の性質が実 画別を含く 質のに違う物質と同様の性質が実 画期的な発明と考えられる。

電気双極子間の相互作用も光の伝播速度で伝 わるので、極めて高速である。情報の伝達速度 に関して、従来の半導体素子のような電子の飽 和速度に起因する制限を受けない。

本発明は、有限の分種を電源なしに保持でき るので、分極の向き・大きさを場所により変化 させて記録しておけば、記憶媒体として用いる ことができる。高密度に量子閉じ込め構造を配 列することにより、通常の半導体記憶装置より 遇かに高い記憶密度を得ることができる。また、 磁気記録では書き込み時に磁場を発生する必要 があり、この時大きな電流を流す必要があるが、 本発明では電場を発生するだけでよいので、書 き込み装置の消費電力、サイズは磁気記録に比 べ遥かに小さなものとなる。また、本発明は半 遊体を用いているため、この記憶媒体と同一材 料の上に、従来の半導体デバイス・回路を作成 することができるので、記憶の読みだし、書き 込み回路、通信用回路あるいは信号処理回路等 を従来技術で作成することも容易である。

本発明を用いた第2の実施例を以下に説明する。第5回に本発明の第2の実施例による不揮発性ランダムアクセスメモリ (RAM)の記憶セルに用いる電界効果型トランジスタを示す。

ここで、8はp型シリコン基板、9は n+領域からなるソース領域、10は同じく n+領域からなるドレイン領域、11はソース端子、12は薄に藤壁版、13はゲート端子、14はゲート電極、15は藤壁領域、16は量子井戸、17はドレイン端子である。量子井戸は多される。藤壁領域、量子井戸、市の中には第一及び第二活性領域(19,10)が含まれる。

次にこの第2の実施例による絶縁ゲート型電 界効果型トランジスタの動作を第6回を用いて 説明する。ゲート絶縁膜18の中では、第6回 (a), (b)に示す2通りの状態が安定して

18は内部に2つの安定状態を持つ。この絶縁 ゲート型電界効果トランジスタのソース、ドレ インを接地して、ゲート電極に印加する電圧を 変化させると第7図に示すようなヒステリシス を持つ電流電圧特性が得られる。ゲートソース 間電圧が0∨時にも、ドレイン電流が流れる状 盤と流れない状態が実現できる。

以上の性質を用いていときにより、不揮発の (電源が接続されていときにも データを 特する) RAMが実現できる。この構成の回路 を第8図に示す。 29は行方向デコール線、27はコントロール線、27はデータ線、26はメモリセル、24は通いでは がート型電界効果トランジスタを 間に 大変を おります ない でいます ない でいます ない でいます ない でいます ない でいません アンジスタ 、28は 列方向 デコード 人びセンス回路である。

この不揮発RAMの書き込み及び、読み出し 動作を次に説明する。書き込み時には選択する 存在する。即ち、電気双極子が上向きの状態と 下向きの状態である。薄いSi〇z膜のドナー 不純物から生じる伝導電子は量子井戸に分布す る。薄いSiO.膜の領域では、ポテンシャル エネルギが高いため、電子の存在確率は必然的 に小さくなる。このためにわずかな熟語らぎに よって中心から離れた量子井戸に電子は存在し やすくなる。従って有限の電気双極子が発生し やすい。第一の活性領域20が上向きの電気双 種子を持つとき、第二の活性領域には上向きの 電界が印加される。従って活性領域2にはやは り上向きの電気双種子が生じる。この第二の活 性領域の電気双極子は第一の活性領域にやはり 上向きの電界を作るので、第一の活性領域の上 向きの電気双極子能率ペクトルはますます大き くなる。以上述べたポジティブフィードパック の効果により、上向きの状態が安定であること がわかった。まったく同様の議論が下向きの電 気双極子の状態についても成立ち、やはり安定 となる。このようにして、このゲート絶縁膜

ワード線をローからハイにする。その他のワー. ド線は、ローである。次に、書き込みたいビッ トのコントロール線を書き込み電圧にし、デー、 夕線をローレベルにする。このピットの記憶ト ランジスタのゲートは書き込み電圧、ドレイン はローレベルとなるので、記憶トランジスタは 低しきい値の状態となる。すなわち、このピッ トのメモリにはローが書き込まれた。次にハイ を書き込む場合には以上のロー書き込みの動作 の後にコントロール線をローにして、かつハイ を書き込みたいメモリセルのデータ線だけを書 き込み電圧にする。このとき記憶トランジスタ のゲートソース間にはローレベル、ドレインソ -ス間には書き込み用電圧から選択トランジス タのしきい電圧だけ低いレベルが印加される。 従って、ゲートドレイン間にはマイナス無性で 書き込み用電圧が印加され、記憶トランジスタ は高しきい値状態となる。すなわち、ハイが書 き込まれる.

読みだし時には、ワード線をハイレベルにし

書き込み用の電圧は読みだし用の電圧よりも 高く設定する。この実際の電圧値は記憶トラン ジスタのヒステリシス特性により決める。

世来、半導体不揮発性メモリでは絶縁膜を介して電荷を注入したり引き抜いたりするために、 絶縁膜の長期的な疲労により、データの書き換 え回数に制限があった。絶縁膜を薄くすれば、 書替え回数は向上するが、これではデータの保 持期間が短くなってしまう。また、データの消

本発明の第3の実施例を以下に説明する。第9 図 (a) は本発明第3の実施例による記憶装置の 一例を示す。

同図(c)に示すように、第一の実施例と同様に、第一量子井戸35、第二量子井戸36、薄い障壁 34からなる話性領域31が障壁 領域37の中に格子状に埋め込まれている。第一量子井戸35、第二量子井戸36の状態の大きい材料により構成され、薄い障壁 財子 35、第二量子井戸35の電子規和からなる。33はドナー不純物である。第一の実施例との違いすればドナー不純物である。第一の電子共戸35の電子規和からなと電子井戸35に安定して存在する。

この活性領域は、薄膜状の障壁領域の中で格子 構造をしており、30は半導体あるいは金属から なる制御電極、38はn+半導体からなる接地領 域である。 去/書替えには、絶縁膜を介して電荷を注入する必要があり、ミリセカンド程度の時間が必要であった。これらのことより、計算機のマシンサイクル毎にデータを書き替えるような用途には適さなかった。

次にこの動作について説明する。格子状に配列 した活性領域は、第1の実施例と全く同様の機構 によって、自発分極を持ちうる。本実施例の場合 には、第一量子井戸が第二量子井戸よりも電子観 和力が大きいので、電子の存在確率は第一量子井 戸の方が大きくなる。従って下向きの電気双種子 (あるいは自発分極) が発生しやすい。但し、本 実施例では全体の形状を膜形状としているため (水平方向の寸法が垂直方向の寸法に比べて、ず っと大きい)、反分極場が生じる。反分極場は、 膜状の物質が分極したときに表面にできる電荷に よって生じる電界であり、物質内部の分種を小さ くする向きとなる。この反分極場のために、第9 図(b)に示すように、上向きの反転した自発分 極を有する微小領域(以後反転分極領域と呼ぶ) 31が安定して存在することができる。

この反転分極領域31の存在は以下のように定 式化することができる。この系のエネルギーは、 以下の3項よりなる。

$$U_T = U_T + U_E + U_D \qquad \cdots \cdots \cdots \qquad (6)$$

ここで、UTはトータルのエネルギであり、一様に下向きに分極している場合を基準としている。 U▼は反転分極領域とその他の領域の間の遷移領域の存在によるエネルギーの増加分、UEは反転分極領域と外部電界との相互作用を表わす項、Upは反分極場と反転分極領域の相互作用を表わす項である。反転分極領域を対称性より円形であると仮定すると、以下の解析式が得られる。

$$U_{\mathbf{v}} = 2 \times \mathbf{r} \sigma \qquad \cdots \cdots \cdots (7)$$

$$U_E = 2 \pi r^2 Ps (E_{ext} + \Delta \phi / q d)$$
........ (8)

$$U_D = -2 \pi r^2 P_S P_S (1 - 2 N) / \epsilon$$
....... (9)

ここで、 r は反転分極領域の半径、 σ は単位面積 当たりの遷移領域のエネルギー、 P s は自発分極

このような、反転分極は腰の方線方向と支質的に平行に電界を印加し、該電界を制御することには、砂発生させるには、腰に上向きに電界を印加は は良い。これは、腰の表面付近に電極を形成を印加すればよい。このとを第11 図に示すように、r=0 が不安定となり、有限のrだけが安定となる。この後、外部電界を0にしても、有限のr値を保持する。

反転分極を移動させるには、膜に垂直な電界の 強さに傾斜を設けることによって達成できる。第 12図に示すような傾斜電界のもとでは、反転分 極領域は上向きの電界が強くなる方向へ移動する。 第11図に示すように上向きの電界が強い場所の 方がエネルギーが低く、安定だからである。

反転分極領域を長距離にわたって移動させるには、第9図(a)及び第13図に示すような方法を用いる。T型制御電極39とⅠ型制御電極40を第13図のように交互に配置する。これに薄膜の面と実質的に平行方向の、時間とともに向きが

の大きさ、Eextは膜に垂直方向下向きの外部電 界、Δφは第一量子井戸と第二量子井戸の間の電 子親和力の差、gは電子の電荷量、dは第一量子 井戸と第二量子井戸の中心間の距離、Nは反電場 係数(直径2mが腹厚hと等しくなったとき約1 / 3 となり、ァが大きくなるに従い単調に減少す る)、 εは量子井戸の誘電率である。この実施例 では外部からは電界は印加していないが、第一量 子井戸と第二量子井戸とで電子親和力の違う材料 を用いることにより、Δ φ / q d が有限値である。 この式によって、エネルギーの半径ァに対する依 存性を求めると第10図のようになる。同図によ れば、 rの安定な点として r = 0と r = r。の2 つの条件がある。ァ=0の点は、一様に分極して、 反転分極が無い場合であり、ァ=r。は半径r。の 反転分極領域が発生する場合に相当する。このど ちらの条件においても、一度その状態になると、 状態を継続する。従って上記反転分種領域をディ ジタル信号の"1"あるいは"0"と対応させて ディジタル情報の記録に用いることができる。

回転する電界(回転電界)をさらに印加する。該平行方向の電界のもとで、制御電極は分極し、端部に正あるいは負の電荷が生じる。負電荷の下にある活性領域には上向きの電界が印加されるので、反転分極領域は負電荷の下に存在する分極領域は負電荷のある側に順次引き付けられて順次移動する。第13回に示す動作の線面することができる。

以上述べたデバイスを同一チップ上に形成することにより、第14回(a)、(b)に示すようなシリアルメモリが形成できる。ここで、41は水平方向電界印加電極、42は電源及びI/〇ポート、45はマイナーループ、46は転送ゲート・47はメジャーループである。ディジタル情報は、反転分極領域の有無により配回している。情報の読みだしは、転送ゲート46を関き、読み出したい情

報をメジャーループに送りこんで I / O ポートを介して行う。情報の書き込みはその逆に、 I / O ポートから反転分極領域をメジャーループに転送し、転送ゲートを介してマイナーループに送りこむことによって行う。

反転分極領域は一種の粒子(姿粒子)として動作し、情報を保持、伝達することができる。この反転分極領域は、従来の電子や正孔に換わるるあり、で表わるを受けない。反転分極領域は、それ時間ができる。反転分極領域は、それ時間ができる。反転分を領域は、それ時間がであることが無い。従来の電子の動することが開いた。本発明では、反転分極領域の移動に際であった。本発明では、反転分極領域の移動に際であった。本発明では、反転分極領域の移動に際のより、変形の動は、反応分極領域の移動に際のより、変形を動きない情報伝達が可能になる。

次にこのような記録装置の効果について説明する。電源なしに情報を保持できるので、不揮発性の記録装置である。高密度に量子閉じ込め構造を

向である。従来の半導体移動するとは情報と同時にが、 本発明の情報の伝達を認識するようの移動を が出事が出まる。など、を 件わないのではこのではないのである。 学を発明の信息ではないのである。 では、電気で伝統のが作りいない。 実際に伝播を取る。 を光の伝播をのではないででは、 を光の伝播をではなる。 は、電気で伝統の移動する。 が作り、ないででででででできます。 の半導体がよいででできます。 の半導なわり、できまり(でいるのでできまり、 でいるのでできまり、 でいるのでできまり、 でいるのでできまり、 でいるのできまり、 でいるのできまするのできます。 の半ずなわり、 でいるのできまするのできます。 の半ずなわら、 でいるのできまするのできます。 のようなエネルギーの消費が極めている。 このようなエネルギーの消費が

本実施例では、第一量子井戸と第二量子井戸の電子親和力は異なる場合を示したが、電子親和力が同じ場合にも、膜に垂直に電界を印加することにより同様の効果を得ることができる。

本実施例では、活性領域にドナー不統物を添加し、電子が活性領域中を移動する例を述べたが、

不均一な垂直電界を印加すれば反転分極領域は移動することを上に述べたが、従来の半導体デバイスとは次に述べる意味で本質的な相違がある。まず、この反転分極領域の中で第一量子井戸の間の極めて短い距離を移動するだけである。しかも電子が移動する方向は膜に垂直の方向であり、反転分極領域の移動方向とは垂直の方

アクセプタ不純物を印加し正孔の運動を利用して も同様の効果を得ることができる。

第17図には、本発明の第4の実施例のランダムアクセスメモリを示す。同図(a)に示すように、第一量子井戸49、第二量子井戸50、輝い

次に、本実施例の動作について説明する。記憶 セルにデジタルの情報を書き込むときは、以下の ようにする。ワード線を正の電圧Vに設定し、デ ータ線を負の電圧-Vに設定する。この時非選択 のワード線、ビット線は接地レベルとする。選択 された記憶セルには2Vの電圧が印加され、活性

よるフリップフロップ (ラッチ回路) としては第 19回に示すような直列に接続したものも考えられる。

情報の読みだしは以下のようにする。ワード線にVの電圧を印加し、データ線に一Vの電圧を印加すると選択セルには1が書き込まれる。この時、もともと記憶セルが1の場合にはデータ線にながれる電流は僅かである。これに対し、もともとのの場合には、記憶セルの電気双種子を反転で流れ込む。この電荷を高感度のセンス増幅器により読みだす。この時、記憶セルの情報は破壊されるので、読みだし後、再書き込みを行う。

本実施例によれば、超高密度のメモリが構成できる。特に、第17回(b)に示すように、3次元的に配列することにより、大容量のメモリが構成できる。また、活性領域の対という単純な構成により、擬似的にスタティックなフリップフロップ (ラッチ回路) を構成でき、安定に状態を保持できるという特徴がある。従って、従来のダイナ

領域52の電子は第二量子井戸から第一量子井戸へと移動する。これによって、活性領域52には、下向きの電気双極子が生じる。この電気双極子は活性領域53に上向きの電気双極子が生じる。これを状態1とする。反対の情報(0)を書き込むには、ワード線に電圧-Vを印加し、データ線に電圧Vを印加すれば良い。

この書き込み時、非選択セルには V だけの電圧が印加されるが、第一量子井戸と第二量子井戸の間の障壁高さ及び活性領域 5 2 と活性領域 5 3 の距離を調節することにより、電圧 V では状態は変化せずに、電圧 2 V では状態が反転するように設計できる。

第18図に示すように、記憶セルは一対の電気 双極子が互いに双極子を大きくする方向の電界を 印加し、正帰還が生じるので安定に状態を保持す る。これは同図に示すようにちょうどフリップフ ロップ (ラッチ回路) を電気双極子によって擬似 したものとなっている。このような電気双極子に

ミックRAMのようなリフレッシュ動作は不要である。従って、本発明を用いた記憶装置の制御回路は簡素なものとなる。

本発明の第5の実施例を用いて、ある動作温度 を設定した時に、どのような構造を取ればよいか について説明する。

発的に変位する。このしきい値は、次が、たまでのようににといて決ちる。このはなのキャリアが、たまののはなっている。これにはななをではない。このはは子を持つし、このにはは双極を持つし、このにはないのではないが、ないが、ないはないが、ないはないが、ないないはないが、ないはないが、ないはないが、ないはないが、ないはないが、ないにはないが、ないではないである。これはおいてでは、外になっている。と、クリカが1を超えると発掘するのに対応している。

このような動作原理により、本発明による半導体装置の誘電率の温度依存性は、従来の半導体に無い特異なものとなる。上記誘電率の温度依存性と半導体装置の構造定数との関係を計算機シミュレーションで計算した結果を第21回ないし第28回に示す。第21回はSi/p形Si〇₂もしくはGaAs/p形A1Asにおいて回に示し

た構造定数を設定した場合に、誘電率の温度依存 性を示したものである。充分高温ではキャリアは 熱エネルギーにより互いにランダムに分布し、無 秩序状態が形成される。このため、誘電率は低い。 湿度低下に伴い、双極子間の相互作用が強くなり、 双極子は互いに強い正の相関を持って運動するよ うになる。このため誇電率は急激に増加する。転 移温度Tcでは、全てのキャリアが強く相関しあ うようになり、自発分極(あるいは自発変位)が 生じる。この時、誘電率は理想的には無限大とな る。転移温度Tc以下では誘電率は同様に理想的 には無限大となる。転移温度Tc以下の低温相で は、自発分極のためキャリアが一方向に揃って変 位した状態すなわち秩序状態が形成される。転移 温度Tcは秩序/無秩序状態の相転移温度という ことができる。

誘電率は実用的には例えば100付近以上、好ましくは500付近以上、より好ましくは 1000付近以上が必要である。実用的にはこれ らの必要な誘電率の値を定義して、転移温度Tc

を定義できる。

第21回の、単一量子井戸と記された曲線が示すように、単一の量子井戸すなわち障壁膜のない量子井戸からなる構造では相転移は発生せず、誘電率の値は小さく、温度依存性はほとんど無い。

第22回には転移温度Tcの双極子格子定数 a 依存性、第23回には転移温度Tcの量子井戸幅 d 依存性、第24回には転移温度Tcの量子井戸間障壁厚さt依存性、第25回には転移温度Tcの有効費量m/m。依存性、第26回には転移温度Tcの量子井戸間障壁高さbh依存性を示す。

第27図には各種の寸法を比例縮小(あるいは 拡大)した場合の転移温度Tcの変化を示す。各種の寸法を互いに比例させて変化させると、これ らの効果が複合して作用する。解析によれば寸法 の比例拡大と共に転移温度が上昇し、寸法の比例 縮小と共に転移温度が低下する。 以上のような寸法と動作温度との関係をまとめると、近似的には第28図のように表わすことができる。すなわち、パラメータ $5000 \cdot bh \cdot t^2 \cdot d^2 \cdot m$ /($a^2 \cdot m_o$) [eV][$n \cdot m_o$] によって動作可能温度範囲が決定される。

第28図の縦軸の動作可能温度工の上限値が、装置の冷却機構等で決まる装置温度よりも高い温度になるように、横軸のパラメータを決定する。動作温度工として、例えば室温動作を想定すると、Tは300(K)付近以上が必要である。また装置の冷却機構に応じて、200(K)、150(K)、100(K)、等の値が選ばれる。また被な室業で冷却する装置構成においては、液体室素で冷却する装置構成においては、液体室素に決められる。

第28図の指針によれば、ある動作温度を決めると、それに対応した構造定数を決定することができる。特に第28図の機軸に示すパラメータが、双極子格子定数 a についてはその3乗に比例し、他の構造定数についてはその1乗乃至2乗に比例

線の抵抗などが増加してしまう。また、案子構造の複雑化により、集積回路の製造コストは微細化とともに急激に増加してきている。 さらに、動作速度も飽和速度により制限されてしまう。

本発明の情報表現方式では、電気双極子の空間 的な分布を情報と対応づける。従って、金属の配 線を用いなくとも、遮距離から向き大きさを変化 させることができる。しかも、電気双篠子の向き や大きさを変えるのには、トランジスタのように 電流を流す必要がないので、極めて低消費電力で 動作できる。また、多数の電気双極子を同時並列 に遠隔制御することが可能であるので、これを用 いたプロッサは本質的に並列処理に向いている。 並列処理は高速な情報処理に極めて重要であるこ とはいうまでもない。また、従来の金属配線によ るクロック分配では、配線抵抗によるクロックス キューのため多数の情報処理エレメント間の周期 を取るのは困難であり、高速動作の障害となって いる。本発明では、電界により電気双極子を違隔 操作することにより、クロックの分配は光の伝播 することから、双極子格子定数 a を設定することが主要な要件となりうる。一例として、300 (K)付近の室温動作を想定し、量子井戸にはSiを、障壁膜としてはp型のSiO。を用いる場合には、(第27図より)双極子格子定数 a を20nmとし、他の構造定数については量子井戸帽 d を8nm,障壁膜厚さtを3。4nmとすればよい。

【発明の効果】

本発明の情報表現方式では、電気双極子の空間 的な分布を情報と対応づける。従って、金属の配

速度で行われるので、クロックスキューは極めて 小さい。

また、電気双極子は、その周りに極めて異方性 の強い電界分布を作るので、隣接双極子間の情報 の伝達は、やはり金属の配線を用いないで行うこ とができる。電気双極子間の相互作用は光の伝播 速度で伝わるので、極めて高速であり、従来の半 導体素子のような電子の飽和速度に起因する制限 を受けない

また、本発明は、従来のトランジスタを相互配 線した集積回路に比べて極めて単純な構造を有す ス

さらに、量子閉じ込め構造として、 2 重極小ポテンシャル構造を用いると、伝導キャリアは第1の低ポテンシャルエネルギ領域に存在するか、 第2の低ポテンシャルエネルギ領域に存在するかによって 2 種類の電気双極子と対応付けすることができるのでディジタル信号処理、ディジタル信号

量子閉じ込め構造は、ナノメータレベルの寸法

に小さくできるので、これを用いた信号処理チップ、記憶チップは極めて高集積にできる。

また、2 重極小ポテンシャル構造では、電子分 極率が極めて大きくなるため、微小な電界で電気 双極子能率ペクトルを変化させることができる。 さらにこれを格子状に並べると、近傍の活性領域 の電気双極子能率ベクトルが同方向に揃った状態 が実現できる。すなわち、自発分極を持つ。この 分極は電源なしに保持できるので、分極の向き・ 大きさを場所により変化させて記録しておけば、 通常の半導体記憶装置より遥かに高い記憶密度を 得ることができる。また、磁気記録では書き込み に磁場を発生する必要があり、この時大きな電流 を流す必要があるが、本発明では電場を発生する だけでよいので、書き込み装置の消費電力、サイ ズは磁気記録に比べ遥かに小さなものとなる。ま た、本発明は半導体を用いているため、この記憶 雌体と同一材料の上に、従来の半導体デバイス・ 回路を作成することができるので、記憶の読み出 し、書き込み回路、通信用回路あるいは信号処理

回路等を従来技術で作成することも容易である。

この反転分極領域をディジタル信号の1/0と対応させれば、ディジタルの信号処理にも用いることができる。本発明では情報の伝達は僅かな電子の移動と電界の伝播により行う。従って光の伝播速度に近い速度で情報が伝わる。従って、超高

速に情報処理が行なわれる。また、実際に電子の 移動は極めて僅かであるので、エネルギーの消費 は極めて小さい。

従って、本発明を用いた情報の記憶装置、情報 処理装置は従来に比べ超高速で超低消費電力とな り、その工業的価値は極めて大きい。

4. 図面の簡単な説明

示す図、第8図は本発明の第二の実施例の記憶装 置の回路図、第9図は本発明の第三の実施例の情 報処理装置の構造及びポテンシャルエネルギーを 示す図、第10図は本発明の第3の実施例のエネ ルギーと反転分種領域の半径との関係を示す図、 第11団は本発明の第3の実施例のエネルギーと 反転分極領域の半径との関係において電界が印加 されている場合の団、第12団は本発明第3の実 施例において反転分便領域の傾斜電界による移動 を示す図、第13図は本発明第3の実施例におい て反転分極領域の転送法を示す図、第14図(a) は本発明第3の実施例による反転分種領域を用い たシリアルメモリの構成を示す図、第14図(b) は本発明第3の実施例によるシリアルメモリの記 憶部を示す図、第15図は本発明の第3の実施例 における製造プロセスを示す図、第16図は従来 の量子結合装置を示す図、第17図(a)は本発 明の第4の実施例のランダムアクセスメモリの記 憶セル部を示す図、第17図(b) は記憶セルア

レー部の断面構造を示す図、第18回は活性領域


特開平4-97564(17)

1…第一量子井戸、2…薄い障壁膜、3…第二量子井戸、5…ドナー、6…活性領域、8…p型シリコン基板、9…n+領域からなるソース領域、10…n+領域からなるドレイン領域、11…ソース端子、12…薄い障壁膜、13…ゲート端子、


14…ゲート電極、15…障壁領域、16…量子 井戸、17…ドレイン端子、18…ゲート絶縁膜。 19 …第一活性領域、20 …第二活性領域、21 …ワード線、22…データ線、26…メモリセル、 24…通常の絶縁ゲート型電界効果トランジスタ を用いた選択トランジスタ、25…二安定状態を 有する電界効果型トランジスタによる記憶トラン ジスタ、27…コントロール線、28…列方向デ コード/選択回路及びセンス回路, 29 … 行方向 デコード回路、30…制御電極、31…反転分極 領域、32…電子、33…ドナー不純物、34… 薄い障壁膜、35…第一量子井戸、36…第二量 子井戸、37…障壁領域、38…接地領域、39 ··· T字型制御電極、40 ··· I字型制御電極、41 …水平方向電界印加電極、42…電源及び制御回 路、43…記憶部、44…センス回路及びI/O ポート、45…マイナーループ、46…転送ゲー ト、47…メジャーループ、48…量子ドット。 49…第一量子井戸、50…第二量子井戸、51 …薄い障壁膜、52、53…活性領域、54…障


壁領域、55…ドナー不統物である。56…記憶 セル、57…ワード線、58…データ線。


代理人弁理士 小 川 勝 男 電





237

























第16図




量子ドットの周辺は障壁となる 材料で満たされている







(a)




第18回




#105



第20図










(a) GaAs/A!Asを用い、格子定数は10nm、量子井戸幅は4nm、障壁膜厚さは1.67nm. (b) Si/SiO2を用い、格子定数は4nm、量子井戸幅は1.4nm、障壁膜厚さは0.67nm.


第21図





GaAs/AlAsでは、格子定数は10nm、量子井戸幅は4nm、除盤膜厚さは1.67nm. (b) Si/SiO2では、格子定数は4nm、量子井戸幅は1.4nm、降壁膜厚さは0.67nm.




















(方式)

2年 12 月1 4 日 平成

特許庁長官 殿

事件の表示

第 214267 号 平成 2 年

発明の名称

補正をする者

事件との関係 ж

名称 (510) 株式会社 立

琿 代

居 所〒100 東京都千代田区丸の内一丁目5番1号

株式会社 日 立 製 作 所 內

話 東 京 212-1111(大代表)

氏 名 (6850) 弁理士 小 川

補正命令の日付

平成 2年11月27日

補正の対象

明細書の図面の簡単な説明の標



補正の内容

1. 明報書第62頁第11行乃至第15行の「第 14図(a)は・・・シリアルメモリの記憶部を 示す図、」の記載を、「第14図は本発明第3の 実施例による反転分極領域を用いたシリアルメモ リの構成および記憶部を示す図、」と補正する。

代理人 弁理士 小 川 勝

